募集要項

募集職種

FPGA設計エンジニア（経験者採用）

仕事内容

【職務概要】
中核エンジニアとして各プロジェクトに参加していただきます。また、各開発工程においてQCDの達成、及び顧客ロイヤリティ向上に向けて取り組んでいただきます。将来的には、リーダー職を目指していただくことを期待します。

【職務詳細】
● 技術面
・ 要求仕様について顧客と交渉・折衝
・ 基本設計／機能設計
・ 実装設計
・ RTL Codinig
・ 検証戦略立案
・ 単体検証
・ システム検証／接続検証
● マネジメント面
・ 要求仕様実現に必要となる工数と費用見積
・ 開発の全体日程計画を立案
・ 各工程の進捗管理
・ 計画について事前にリスクを抽出、想定対策の立案
・ 問題、遅延発生時の対策立案、メンバーへの指示

雇用形態

正社員（中途）

応募資格

【必須】　　　　
※下記1, 2のいずれかと3についての実務経験をお持ちの方。
1. VerilogHDLまたはVHDLを用いたRTレベルの論理回路の設計経験（Bus-I／F系、演算回路系について合計3年以上）　
2. 論理回路の検証経験（3年以上）
3．C shell, Perl, Python, Ruby等のスクリプト言語を開発へ適用した経験（1年以上）

【尚可】
・SystemCなど高位合成言語の知識
・C++、Javaなどのオブジェクト指向言語の知識
・ARM／RISC-Vの知識、CPU内臓LSIのインテグレーション経験
・SystemVerilog, SVA（SystemVerilog Assertion）, UVM（Universal Verification
Methodology）の知識
・プログラミング言語スキル（C言語／C++等）
・英語によるコミュニケーション能力（TOEIC：600点以上）

勤務地

〒141-0031 東京都品川区西五反田2丁目18‐2　いちご五反田ウエストビル

勤務時間

8：45～17：30　※通常勤務、フレックスタイム制、裁量労働制から選択可能　

想定給与

■経験、スキル、年齢を考慮の上、同社規定により優遇

待遇・福利厚生

通勤手当、慶弔見舞金制度、退職金制度、保険組合保養所あり、定年制度（60歳：65歳までの延長あり）

休日・休暇

完全週休2日制（土・日）、祝日、GW、夏季休暇、年末年始休暇、慶弔休暇 、育児休暇、産前産後休暇、介護休暇、有給休暇