募集要項

募集職種

【神奈川】スタンダードセルIP開発エンジニア

仕事内容

【職務概要】
同社にて下記業務をおまかせします。

【職務詳細】
・デジタル回路設計で基本となるスタンダードセルの開発
・スタンダードセルの設計及び各種EDAライブラリ開発
・スタンダードセルのレイアウト, 設計フロー, サインオフ等の開発／設計

【働きやすさ】
世の中を豊かにしていく原動力となる社員一人ひとりの「働きやすさ」の実現のため、さまざまな福利厚生や社内制度を設けています。

＜一例＞
・離職率2％
・休暇制度：積立休暇、リフレッシュ休暇、慶弔休暇　など
・育児関連制度：出産育児サポート休暇、育児休職制度、育児短時間勤務制度、ベビーシッター費用補助

雇用形態

正社員（中途）

応募資格

【必須】
・スタンダードセルの開発経験
・トランジスタレベルの回路設計の実務経験(Cadence schematic editor／Synopsys HSpice等)
・トランジスタレベルのマニュアルレイアウトの実務経験(Cadence Virtuoso／Siemens Calibre等)

【尚可】
・ビジネス英語使用経験
・英語読解力
・アナログ回路設計, デジタル回路設計
・スタンダードセルの回路設計, キャラクタライズ, EDAライブラリの生成
・Chip設計全般の知識,経験(Physical verification, DFT, Timing closure, IRDrop／EM analysis／P＆R)

勤務地

神奈川県横浜市神奈川区金港町3-1

勤務時間

フレックスタイム制（コアタイム：10：00～15：00）

想定給与

■経験、スキル、年齢を考慮の上、同社規定により優遇

待遇・福利厚生

交代勤務手当、通勤手当（全額支給）、ファミリーアシスト手当、住宅手当、カフェテリアプラン（選択型福利厚生制度）、企業年金（確定拠出年金制度）、財形貯蓄　など

休日・休暇

完全週休2日制（土、日、祝日）、長期休暇あり（GW、年末年始）、年間126日（24年度実績）※夏季休暇は有給休暇使用により会社指定カレンダーパターンから選択（10連休前後）