募集要項

募集職種

【神奈川】デジタル回路設計

仕事内容

【職務概要】
通信モジュール向け制御ICやセンサーASICのディジタル回路設計において、RTL設計またはレイアウト設計を主に行っていただきます。

【職務詳細】
・ディジタル回路フロントエンド設計および検証
・ディジタル回路バックエンド設計および検証

★同ポジションの魅力★
・新しい通信規格（5G、6G）や次世代センシング技術を見据えた、将来の商品につながる技術開発に携わることができます。
・多くの高周波部品を開発・保有しているため、海外複数拠点を含む世界最先端の色々な地域の技術者との協業が可能です。
・自身で開発プロジェクトを発案したり実際にリードしたりすることも可能で、世界初の新商品・新技術を世に送り出す経験も魅力です。
・新商品を市場に提供する事で、社会発展への貢献を実感する事が出来ます。

雇用形態

正社員（中途）

応募資格

【必須】
■ASICまたはFPGAのディジタル回路の設計開発の経験
（下記いずれかの実務経験が2年以上ある方）
・verilog HDLによるディジタル回路の論理設計および検証
・論理合成および等価性検証
・フロアプラン、電源設計
・Place＆Route
・TimingDrivenLayout設計フロー
・タイミングECOの作成
・DRC／LVS、クロストーク、IR-dropの検証
・PDK変更などのディジタル設計環境の構築
■半導体全般の基礎的な知識

勤務地

神奈川県横浜市緑区白山1丁目18番1号

勤務時間

9時00分～17時30分／フレックス制度あり（コアタイム11時00分～15時00分）

想定給与

■経験、スキル、年齢を考慮の上、同社規定により優遇

待遇・福利厚生

通勤手当、超過勤務手当、扶養家族手当、住宅手当、賃貸住宅補助、役付手当等、健康保険組合、企業年金基金、退職金制度、財形貯蓄制度、従業員持株会、社員食堂、制服貸与、 独身寮、転勤者用社宅、職場レクリエーション、クラブ活動、契約保養施設

休日・休暇

週休2日制（基本は土、日、祝、同社カレンダーにより若干異なる）、夏期休暇、お盆、年末年始、ＧＷ、有給休暇、半日有給休暇、慶弔休暇、産前産後・育児休暇、介護休暇、特別休暇、自己啓発支援特別休暇、自己実現特別休暇　※年間休日123日（うるう年は124日）