募集要項

募集職種

【FPGA組込開発エンジニア】残業月20時間以下/9割以上が自社内開発/実績を正当に還元します！

募集背景

2004年から中国でFPGA設計、回路設計、組込ソフトウェアの受託開発事業を展開している『上海華桑電子有限公司』の子会社である当社。『ファインデザイン』は、その日本拠点として2022年8月にスタートしました。今後さらなる事業拡大を図っていくためには、エンジニアの力が必要不可欠。それに伴い、人員の増員を行います。

仕事内容

あなたには、FPGAの組込ソフト開発をお任せします。

+.――゜+.――゜+

【具体的な業務内容】
◆プロジェクト要求分析、ソフトウェア開発
◆FPGA/MCU関連の組込開発、ドライバ開発、テスト用APP開発
◆実機評価の実施　など

+.――゜+.――゜+

《入社後の流れ》
あなたの技術や志向、キャリアプランをしっかりとヒアリングしたうえで、大手企業の案件をはじめとする様々なプロジェクトにご参画いただきます。

★『株式会社ファインデザイン』について
当社は、2022年8月に設立されたスタートアップ企業。
ですが親会社である中国企業『上海華桑電子有限公司』は、2004年からFPGA設計、回路設計、組込ソフトウェアの受託開発を行っているため、スタートアップ企業でありながら、すでに業界経験20年以上のノウハウを持っています。
それだけでなく『上海華桑電子有限公司』は、国内・半導体事業大手の『東京エレクトロンデバイス株式会社（東証プライム上場）』の子会社です。
こうした背景から、半導体事業「世界シェアトップクラス」の企業からの案件が絶えないという盤石のビジネスモデルを確立しています。

【案件例】
【プロジェクトの一例】
IoT・画像処理・高速通信・自動車・医療・気象関連　など

◎開発設計の年間対応件数は、90～110件ほど。
◎FPGAの対応比率は、xilinx／51.9％、intel／31.5％、lattice／14.8％、Microsemi／1.8％。ローエンドからハイエンドまで、幅広いプロジェクトを手掛けます。
◎9割以上が自社内開発です。働きやすい環境で、自分のスキルを存分に発揮できるフィールドをお求めの方に最適な職場です。

【開発環境・業務範囲】
【使用言語】
VHDL/Verilog HDL　など

【開発実績】
▼AMD（Xilinx）
Zynq-7000 / MPSOC / RFSOC
Virtex5
Artix / Kintex / Virtex UltraScale+
Virtex4
Kintex / Virtex UltraScale
Spartan3
Spartan7 / Artix7 / Kintex7 / Virtex7
Virtex2、Virtex2pro
Spartan6 / Virtex6

▼INTEL（Altera）
CycloneV SOC / Arria10 SOC
MAX10 / Cyclone10 / Arria10 / Stratix10
MAXV / CycloneV / ArriaV / StratixV
CycloneIV
MAXII

▼Lattice
CertusPro-NX
CrossLink、CrossLink-NX
ECP3,ECP5

▼Microchip（Microsemi）
PolarFire
IGLOO2
ProASIC3

【Interface / Memory】
▼Video interface
V-by-one HS
U-SDI / 12G / 6G / 3G SDI
HDMI 1.4 / 2.0
Cameralink
DVI / DVI Dual-link
MIPI 1Gbps / 1.5Gbps
Displayport 1.2 / 1.4

▼Memory interface
DDR4 2666Mbps
eMMC / SD UHS-I / II
DDR3 1866Mbps
FeRAM / MRAM
LPDDR
Nand Flash
SRAM / QDR SRAM

▼General interface
USB 2.0 / 3.0 / OTG
SATA 2 / 3
Ethernet 10M / 100M / 1G / 10G
SPI, QSPI, RS232 / 422/485, I2C, CAN

▼High speed serial interface
PCI Express Gen2 / 3
Optical interface （SFP, SFP+, QSFP）
Serial Rapid I/O
JESD204B
CPRI
Transceivers（3.125Gbps, 10Gbps, 28Gbps）
LVDS（1.5Gbps）

【注目ポイント】
◎開発事例
■画像研究要素向けFPGA開発
【開発内容】
FPGAで受信したカメラデータをPCに転送し処理したデータをFPGAに返すことでパネルに表示する低遅延システム
【デバイス】
Zynq UltraScale+ MPSoC、CertusPro-NX
【主な技術要素】
Displayport1.4

■気象レーダー向けFPGA開発
【開発内容】
4種類のFPGA基板を数十枚使用し、数百CHのアナログを収集、処理、パケット化して計算機に高速転送するシステム
【デバイス】
Artix7、StratixV
【主な技術要素】
高速シリアル通信、3.125Gbpsｘ16CH、10Gbpsｘ4CH、DDR3

■ほか
12G-SDI-To-Vx1変換ユニット向けFPGA開発、JESD204B信号品質検証向けFPGA開発、細胞測定システム向けFPGA開発など

【注目ポイント】
◎経験・スキルに見合う「待遇」をお約束！
社員のスキルと実績を正当に、評価・還元するのが当社のモットー。頑張りや実力をしっかりと反映した人事考課のもと、あなたを正当に評価することをお約束します。
また、入社前に希望の給与についても真摯に相談に応じています。面接時にこれまでの実績などをお話いただくことで、【前職給以上の収入】を確約することも可能です。実際に、中途入社の方の大多数が前職からの給与アップを実現しています。もちろん、入社後も実力次第で早期のキャリアアップを目指せます。

☆就業後にギャップを感じることがないよう、入社前に職場見学を行っています。自分が活躍するステージにふさわしい職場かどうか、ぜひあなたの目で確かめてください！

雇用形態

正社員（中途）

応募資格

◆学歴不問
◆インターフェースとFPGAの開発経験をお持ちの方
※FPGAは、MCU,ARM,linux,ドライバーなど、ソフト関連の開発経験をお持ちの方を想定しています。

◎他者と意思疎通を図る機会が多いので、コミュニケーションスキルの高い方は、早期の活躍が期待できます。

【歓迎する経験・スキル】
・ARM開発の経験がある方
・Linux移植およびLinuxドライバー開発の経験がある方

☆SOC FPGAのARM開発の経験がある方は優遇します。
☆英語、中国語に対応できる方は、尚歓迎します。

勤務地

【本社】
神奈川県横浜市港北区新横浜3-22-5 新横浜メグロビル6F

☆転居を伴う転勤はありません。

【交通・詳細】
JR横浜線「新横浜駅」より徒歩10分
横浜市営地下鉄「新横浜駅」より徒歩7分

勤務時間

※担当するプロジェクトなどにより、以下より就業時間の選択が可能です。

【1】9：00～17：45（休憩／12：00～13：00）
【2】10：00～18：45（休憩／12：00～13：00）

☆今後、フレックスタイム制を導入する予定です。
（コアタイム／11：00～17：00）

【残業について】
残業は月20時間以下です。

☆4～5月は、残業はほとんどありません。
☆1～3月は、繁忙期です。繁忙期の場合でも、残業は1日2時間程度です。

想定給与

【想定年収600万円～｜PLは700万円～1000万円ほど】
月給40万円～75万円
※給与は、経験・スキル・年齢などを考慮のうえ、当社規定により優遇します。
※月給には、一律手当（役職手当、住宅手当）を含みます。
※月給には、固定残業代（月30時間分／4万1700円以上）を含んでいます。超過分は別途追加支給いたします。
※3ヶ月間の試用期間があります。期間中の給与・待遇などに変更はありません。

☆実績を正当に評価。貢献に見合った報酬をお支払いします。
☆初年度の想定年収は、600万円～です。
☆PLになると想定年収は700万円～1000万円ほどになります。

【賞与について】
◆賞与年1回(3ヶ月分｜昨年度実績)

【給与例】
◆年収680万円 ／30歳　経験5年
◆年収800万円 ／35歳　経験10年
◆年収1000万円／45歳　経験20年（マネージャー）

待遇・福利厚生

◆昇給年1回
◆賞与年1回(3ヶ月分｜昨年度実績)
◆社会保険完備（雇用・労災・健康・厚生年金）
◆交通費支給（月5万円まで）
◆時間外手当※固定残業代の超過分を支給
◆役職手当
◆住宅手当
◆退職金制度
◆屋内禁煙

休日・休暇

◆完全週休2日制（土日）※当社カレンダーによる
◆祝日
◆GW
◆夏季休暇
◆年末年始休暇
◆有給休暇　※消化率ほぼ100％
◆介護休暇
◆産前・産後休暇
◆育児休暇