募集要項

募集職種

【山梨】デジタル回路設計

仕事内容

【職務概要】
同社製品の開発におけるデジタル回路設計業務を中心に、仕様検討から試作・評価まで一連の開発工程を担当します。

【職務詳細】
・デジタル回路の仕様検討・設計
・回路評価、デバッグ業務
・タイミング設計（クロック、セットアップ／ホールド時間など）の検討
・FPGAの内部論理設計（Verilog-HDL／VHDL）
・マイコン周辺回路の設計
・A／D・D／Aコンバータなど周辺回路とのインタフェース設計
・ノイズ対策の検討、レイアウト設計、配線設計
・GND／電源設計、フィルタ設計
・試作基板の評価・検証、基板改修および性能改善
・設計仕様書の作成、評価報告書の作成
・製造部門、品質保証部門、ソフトウェア開発部門など関係部署との調整・連携

【魅力】
・仕様検討から試作・評価まで製品開発の全工程に携わることができます。
・アナログ回路や信号処理技術など幅広い知識を習得できます。
・FPGA設計やノイズ対策など専門性の高い技術力を磨けます。
・関係部門と連携しながら、製品づくりの中心メンバーとして活躍できる環境です。

雇用形態

正社員（中途）

応募資格

【必須】
・電子回路設計の実務経験

【尚可】
・FPGA開発経験（Xilinx、Intel／Altera、Latticeなど）
・Verilog-HDLまたはVHDLによるRTL設計・検証経験
・高周波（RF）回路に関する知識、または興味・関心
・基板CAD（CR-5000／8000、OrCADなど）の使用経験
・オシロスコープ、スペクトラムアナライザ、ロジックアナライザなどの使用経験

勤務地

山梨県甲府市住吉5-3-13（山梨支所）

勤務時間

9時00分～18時00分

想定給与

■経験、スキル、年齢を考慮の上、同社規定により優遇

待遇・福利厚生

通勤手当、退職金制度、財形貯蓄、親睦会、食事補助、駐車場提供(月5,000円を個人負担)、社員持株会

休日・休暇

【年間休日124日】週休2日制（休日は土日祝日）、年間有給休暇10日～、夏季休暇9日、年末年始10日